CHIARIELLO, MATTEO
CHIARIELLO, MATTEO
DIPARTIMENTO DI FISICA "GIUSEPPE OCCHIALINI"
Mostra
records
Risultati 1 - 4 di 4 (tempo di esecuzione: 0.01 secondi).
20 MeV·cm2/mg Linear Energy Transfer Radiation Tolerant Six-Transistor Static-Random-Access-Memory Cell in 28 nm CMOS Technology
2025 Gelmi, L; Malanchini, M; La Gala, A; Chiariello, M; Tambaro, M; De Matteis, M
A 600 MHz, 3.57 psRMS Jitter, 1.84 mW Power Consumption Phase Locked Loop in 12nm FinFET
2025 Chiariello, M; Privitera, M; La Gala, A; Grasso Alfio, D; De Matteis, M
A 900-MHz Hardening-by-Design Voltage Controlled Oscillator in 28nm CMOS
2024 Chiariello, M; La Gala, A; Malanchini, M; Gelmi, L; De Matteis, M
Design and Test-Verification of a Single-Cycle RISC-V Microprocessor on FPGA
2024 La Gala, A; Chiariello, M; Malanchini, M; Tambaro, M; De Matteis, M
| Titolo | Tipologia | Data di pubblicazione | Autori | File |
|---|---|---|---|---|
| 20 MeV·cm2/mg Linear Energy Transfer Radiation Tolerant Six-Transistor Static-Random-Access-Memory Cell in 28 nm CMOS Technology | 02 - Intervento a convegno | 2025 | Gelmi LucaMalanchini MircoLa Gala AndreaChiariello MatteoTambaro MattiaDe Matteis Marcello | |
| A 600 MHz, 3.57 psRMS Jitter, 1.84 mW Power Consumption Phase Locked Loop in 12nm FinFET | 02 - Intervento a convegno | 2025 | Chiariello MatteoLa Gala AndreaDe Matteis Marcello + | |
| A 900-MHz Hardening-by-Design Voltage Controlled Oscillator in 28nm CMOS | 02 - Intervento a convegno | 2024 | Chiariello, MatteoLa Gala, AndreaMalanchini, MircoGelmi, LucaDe Matteis, Marcello | |
| Design and Test-Verification of a Single-Cycle RISC-V Microprocessor on FPGA | 02 - Intervento a convegno | 2024 | La Gala A.Chiariello M.Malanchini M.Tambaro M.De Matteis M. |