Active dV/dt Control Gate Driver Architecture for Motor Drive Applications

The evolution of power switching devices has been pivotal in meeting the demands of high-efficiency, high-performance applications across various sectors. At the core of this progress is the capability of these devices to handle rapid switching actions. However, the benefits of fast switching are counterbalanced by the challenges of controlling the slew rate (dV/dt) during hard switching events—critical for minimizing electromagnetic interference, reducing switching losses, and extending device life. Traditional gate driving solutions often fall short of managing the dynamic requirements of modern power switches, especially under varying temperature, supply, and load conditions, necessitating more advanced control techniques. This thesis introduces a flexible gate driver architecture that dynamically adjusts the dV/dt control based on a real-time sensing procedure. The proposed system actively senses the slew rate and responds by finely adjusting the gate driving current to ensure that the slew rate remains within desired limits across variations like temperature, supply voltage, and load variations. This adaptive control not only enhances performance consistency but also significantly improves system reliability, making the driver well-suited for a wide range of power switching applications. Integrated using a high-voltage (HV) Silicon-On-Insulator (SOI) process, the design includes a high-voltage capacitance element specifically constructed for this architecture, with a breakdown tolerance and capacitance value tailored to high-voltage environments. Through four iterations of silicon development, each version of the design was progressively optimized to improve control accuracy and reliability. The final (fourth) silicon achieved notable advancements, demonstrating refined delay propagation, enhanced switching precision, and reduced sensitivity to environmental variations. These results validated the system’s capability to regulate dV/dt consistently despite fluctuations in supply, load, and temperature. The architecture also incorporates a Bit Transfer function for bidirectional communication between high-side and low-side domains. While secondary to the core dV/dt control, the Bit Transfer feature contributes to the robustness of the design, ensuring reliable data transmission across voltage domains. Extensive lab characterization and measurement verified that the architecture maintains stability and performance under a variety of real-world conditions, confirming its potential as a reliable, energy-efficient solution for next-generation power management applications.

L'evoluzione dei dispositivi di power switching è stata fondamentale per soddisfare le esigenze di applicazioni ad alta efficienza e alte prestazioni in vari settori. Al centro di questo progresso c'è la capacità di questi dispositivi di gestire azioni di switching rapide. Tuttavia, i vantaggi della commutazione rapida sono controbilanciati dalle sfide nel controllare la velocità di variazione (dV/dt) durante gli eventi di hard switching, critici per minimizzare le interferenze elettromagnetiche, ridurre le perdite di switching e prolungare la vita del dispositivo. Le soluzioni di gate driving tradizionali spesso non riescono a gestire i requisiti dinamici degli interruttori di potenza moderni, specialmente sotto condizioni di temperatura, alimentazione e carico variabili, richiedendo tecniche di controllo più avanzate. Questa tesi introduce un'architettura di gate driver flessibile che regola dinamicamente il controllo del dV/dt basandosi su un procedimento di rilevamento in tempo reale. Il sistema proposto rileva attivamente la velocità di variazione e risponde regolando finemente la corrente di gate driving per garantire che la velocità di variazione rimanga entro i limiti desiderati attraverso variazioni come temperatura, tensione di alimentazione e carico. Questo controllo adattivo non solo migliora la consistenza delle prestazioni, ma aumenta significativamente l'affidabilità del sistema, rendendo il driver adatto a un'ampia gamma di applicazioni di power switching. Integrato utilizzando un processo Silicon-On-Insulator (SOI) ad alta tensione (HV), il design include un elemento di capacitazione ad alta tensione specificamente costruito per questa architettura, con una tolleranza alla rottura e un valore di capacità adatti agli ambienti ad alta tensione. Attraverso quattro iterazioni di sviluppo del silicio, ciascuna versione del design è stata progressivamente ottimizzata per migliorare la precisione del controllo e l'affidabilità. Il silicio finale (quarto) ha raggiunto notevoli progressi, dimostrando una propagazione del ritardo raffinata, una precisione di switching migliorata e una sensibilità ridotta alle variazioni ambientali. Questi risultati hanno validato la capacità del sistema di regolare il dV/dt costantemente nonostante le fluttuazioni di alimentazione, carico e temperatura. L'architettura incorpora anche una funzione di Bit Transfer per la comunicazione bidirezionale tra i domini a lato alto e lato basso. Sebbene secondaria rispetto al controllo principale del dV/dt, la funzione di Bit Transfer contribuisce alla robustezza del design, garantendo una trasmissione dati affidabile tra i domini di tensione. L'ampia caratterizzazione e misurazione in laboratorio hanno verificato che l'architettura mantiene stabilità e prestazioni in una varietà di condizioni reali, confermando il suo potenziale come soluzione affidabile ed efficiente dal punto di vista energetico per le applicazioni di gestione della potenza di nuova generazione.